IMPROVED COMPUTING ARCHITECTURE AND RELATED SYSTEM AND **METHOD**

Also published as: Publication number: JP2006518057 (T) Publication date: 2006-08-03 WO2004042560 (A2) Inventor(s): WO2004042560 (A3) Applicant(s): 📆 WO2004042574 (A2) Classification: **W**02004042574 (A3) - international: G06F15/80; G06F9/30; G06F9/38; G06F9/445; G06F9/46; WO2004042569 (A2) G06F15/78; G06F15/76; G06F9/30; G06F9/38; G06F9/445; more >>

G08F9/38S4 - European: Application number: JP20050502224T 20031031

Priority number(s): US20020422503P 20021031; US20030683929 20031009; US20030683932 20031009; US20030684053 20031009; US20030684057 20031009; US20030684102 20031009; WOZ003US34557 20031031

Abstract not available for JP 2006518057 (T) Abstract of corresponding document: WO 2084842560 (A2)

A peer-vector machine includes a host processor and a hardwired pipeline accelerator. The host processor executes a program, and, in response to the program, generates host data, and the pipeline accelerator generates pipeline data from the host data. Alternatively, the pipeline accelerator generates the pipeline data, and the host processor generates the host data from the pipeline data. Because the peer-vector machine includes both a processor and a pipeline accelerator, it can often process data more efficiently than a machine that includes only processors or only accelerators. For example, one can design the peer-vector machine so that the host processor performs decisionmaking and non-mathematically intensive operations and the accelerator performs non-decisionmaking and mathematically intensive operations. By shifting the mathematically intensive operations to the accelerator, the peer-vector machine often can, for a given clock frequency, process data at a speed that surpasses the speed at which a processor-only machine can process the data.

Data supplied from the esp@cenet database -- Worldwide

(19) 日本國特許厅(JP)

(12)公费特許公報(A)

(11)特許出職公表數号

特表2006-518057 (P2006-518057A)

(43) 公表日 平成18年8月3日 (2006.8.3)

(51) int.CL.

GO 6 F 15/80 (2008.01)

GOGF 15/80

FI

チーマコード (参考)


審査請求 未請求 予集審査請求 未請求 (全 25 頁)

(21) 出版書号	特數2005-502224 (P2005-502224)	(71) 出數人	504242618
(86) (22) 出版日	平成15年10月31日 (2003, 10, 31)		ロッキード マーティン コーポレーショ
(85) 翻訳文提出日	平成17年6月16日 (2005.6.16)		<i>ン</i>
(86) 国際出職番号	PCT/US2003/034557		アメリカ合衆国 メリーランド州 208
(87) 国際公開委号	¥02004/042560		17-1803 ベセスダ ロックレッジ
(87) 国際公開日	平成16年5月21日 (2004.5.21)		ドライブ 6801
(31) 優先權主張費号	60/422,503	(74) 代理人	100083932
(32) 優先日	平成14年10月31日(2002.10.31)		弁理士 廣江 武典
(33) 優先權主張国	来 国 (US)	(74)代理人	100129698
(31) 優先權主張數号	10/683, 929		弁理士 武川 隆實
(32) 優先日	平成15年10月9日 (2003, 10.9)	(74)代理人	100129676
(33) 優先權主張關	*\$ (S)		弁理士 ▲高▼荒 新一
(31) 優先權主張辦号	10/683, 932	(74)代理人	100130074
(32) 優先日	平成15年10月9日(2003,10.9)	,	弁理士 中村 繁元
(33) 優先橋主張国	*\$ (US)		
•			最終責に続く

(64) 【発明の名称】改善された計算アーキテクチャ、関連システム、並びに、方法

(57) 【短約】

ピアーベクトル・マシンはホストプロセッサとハードウ エアに組み込まれたパイプライン加速器とを含む。ホス トプロセッサはプログラムを実行し、該プログラムに応 じてホスト・データを生成し、そしてパイプライン加速 器はそのホスト・データからパイプライン・データを生 成する。代替的には、パイプライン加速器はパイプライ ン・データを生成し、ホストプロセッサはそのパイプラ イン・データからホスト・データを生成する。ピアーベ クトル・マシンはプロセッサ及びバイブライン加速器の 両方を含むので、しばしば、プロセッサだけ或は加速器 だけを含むマシンよりもより効率的にデータを処理でき る。例えば、ホストプロセッサが意思決定を実行すると 共に数学的に非集中的な演算を実行し、そして加速器が 非意思決定を実行すると共に数学的に集中的な演算を実 行するようにピアーベクトル・マシンを設計できる。数 学的に集中的な演算を加速器にシフトすることによって 、ピアーベクトル・マシンは、しばしば、所与のクロッ ク周波数で、プロセッサだけのマシンがデータを処理で きる速度を凌ぐ速度でデータを処理できる。



[特許請求の範囲]

【請求班1】

ピアーベクトル・マシンであって、

プログラムを実行するように動作でき、そのプログラムに応じて第1ホスト・データを 生成するように動作できるホストプロセッサと。

前記ホストプロセッサと結合されて、前記第1ホスト・データを受信して、該第1ホスト・データから第1パイプライン・データを生成するように動作できるパイプライン加速 器と。

を備えるピアーペクトル・マシン。

【新来爾2】

前記ホストプロセッサが。

第2データを受信し、

前記第2データから前記第1ホスト・データを生成するように更に動作できる。請求項 1に記載のピアーベクトル・マシン。

【路浆纸3】

前記ホストプロセッサが。

前記パイプライン加速器から前記第1パイプライン・データを受信し、

前記第1パイプライン・データを処理するように更に動作できる、請求項1に記載のピアーベクトル・マシン。

【新求項4】

簡記ホストプロセッサが、

前記パイプライン加速器から前記第1パイプライン・データを受信し、

- 前紀第1パイプライン・データから前記第1ホスト・データを生成するように更に動作 できる、請求項1に記載のピアーベクトル・マシン。

[# # # 5]

が記述ストプロセッサと結合されると共に前記パイプライン加速器と結合され、第1メ モリ区分を有するインターフェース・メモリを更に含み、

前記ホストプロセッサが、

前記第1メモリ区分に前記第1ホスト・データを記憶し、

前記第1本スト・データを前記第1メモリ区分から前記パイプライン加速器に提供するように動作できる、請求項1に記載のピアーベクトル・マシン。

[3 课 集 6]

前記事ストプロセッサと結合されると共に前記パイプライン加速器と結合され、第1及び第2のメモリ区分を有するインターフェース・メモリを更に含み、

前記ポストプロセッサが、

前記第1メモリ区分に前記第1ホスト・データを記憶し、

前記第1メモリ区分から前記パイプライン加速器に前記第1ホスト・データを提供し

前紀パイプライン加速器から前記第1パイプライン・データを受信し、

前記第2メモリ区分に前記第1パイプライン・データを記憶し、

前記第2メモリ区分から前記ホストプロセッサまで前記第1パイプライン・データを 検案し、

前記第1パイプライン・データを処理するように動作できる、請求項1に記載のピアーベクトル・マシン。

【請求項7】

前記ホストプロセッサが前記パイプライン加速器を構成するように動作できる、請求項1に記載のピアーベクトル・マシン。

【請求項8】

- 前記パイプライン加速器が、プログラマブル論理集権同路を含む、諸東項1に記載のピアーベクトル・マシン。

50

40

10

【新來明9】

ピアーベクトル・マシンであって、

第1パイプライン・データを生成するように動作できるパイプライン加速器と、

前記パイプライン加速器と結合されると共に、プログラムを実行するように動作でき、 そのプログラムに応じて第1パイプライン・データを受信し、該第1パイプライン・デー タから第1ホスト・データを生成するように動作できるホストプロセッサと、

を備えるピアーベクトル・マシン。

【翻采项10】

前記パイプライン加速器が、

第2データを受信し、

前記第2データから前記第1パイプライン・データを生成するように更に動作できる、 請求項9に記載のピアーベクトル・マシン。

【自身取集部】

箱起パイプライン加速器が、

前記ホストプロセッサから前記第1ホスト・データを受信し、

前記第1本スト・データを処理するように更に動作できる、請求項9に記載のピアーベクトル・マシン。

[油浆項12]

前紀パイプライン加速器が、

前記ホストプロセッサから前記第1ホスト・データを受信し、

前記第1ホスト・データから前記第1パイプライン・データを生成するように更に動作できる、請求項9に記載のピアーベクトル・マシン。

【翻求项13】

前記パイプライン加速器と結合されると共に前記ホストプロセッサと結合され、第1メ モリ区分を有するインターフェース・メモリを夏に含み、

前記ポストプロセッサが、

前紀第1メモリ区分に前記パイプライン加速器からの前紀第1パイプライン・データ を記憶し、

前記第1メモリ区分から前記第1パイプライン・データを検索するように動作できる 、請求項9に記載のピアーベクトル・マシン。

[請求項14]

前紀パイプライン加速器と結合されると共に前記ホストプロセッサと結合され、第1及び第2のメモリ区分を育するインターフェース・メモリを更に含み、

前記ホストプロセッサが、

前記第1メモリ区分に前記パイプライン加速器からの前記第1パイプライン・データ を記憶し、

前記第1メモリ区分から前記第1パイプライン・データを検案し、

前慰第2メモリ区分に前記第1ホスト・データを記憶し、

前記第2メモリ区分から前記パイプライン加速器まで前記第1ホスト・データを提供 するように動作でき、

前紀パイプライン加速器が前記第2メモリ区分から受信した前記第1ホスト・データを 処理するように動作できる、請求項9に記載のピアーベクトル・マシン。

13000151

前記ホストプロセッサが前記パイプライン加速器を構成するように動作できる、請求項 9に記載のピアーベクトル・マシン。

[翻求項16]

システムであって、

生データを生成するように動作できる装置と、

前記装置と結合されると共に、プログラムを実行するように動作でき、前記プログラム に応じて前記生データからホスト・データを生成するように動作できるホストプロセッサ

50

10

20

30

热、

前記ホストプロセッサと結合されると共に、前記ホスト・データを受信して該ホスト・データからパイプライン・データを生成するように動作できるパイプライン加速器と、 を備えるシステム。

【新求斯17】

システムであって、

生データを生成するように動作できる装置と、

前記装置と結合されると共に、前記生データからパイプライン・データを生成するように動作できるパイプライン加速器と、

前記パイプライン加速器と結合されると共に、プログラムを実行するように動作でき、 前記プログラムに応じて前記パイプライン・データを受信し、そして前記パイプライン・ データからホスト・データを生成するように動作できるホストプロセッサと、 を備えるシステム。

【湖水項18】

方法であって、

ホストプロセッサによってプログラムを実行することによって第1ホスト・データを生成し、

パイプライン加速器によって前記第1ホスト・データから第1パイプライン・データを 生成することを含む方法。

[373] 91

生データを受信し、

前記第1ホスト・データを生成することが。前記生データから前記第1ホスト・データを生成することを更に含む、結束項18に記載の方法。

【請求明20】

前記第1 ホスト・データを生成することが、前記第1 バイプライン・データから前記第 1 ホスト・データを生成することを含む、請求項18 に記載の方法。

【翻求项21】

前記ホストプロセッサによって前記プログラムを実行することによって前記第1パイプライン・データから第2ホスト・データを生成することを更に含む、請求項18に記載の 方法。

[諸求項22]

前記ホストプロセッサによって前記プログラムを実行することによって前記パイプライン加速器を構成することを更に含む、請求項18に記載の方法。

[額果項23]

パイプライン加速器によって第1パイプライン・データを生成し、

ポストプロセッサによってプログラムを実行することによって前記第1パイプライン・データから第1ホスト・データを生成することを含む方法。

【新求項24】

生データを受信することを更に含み、

一 節配第1パイプライン・データを生成することが、前記生データから前記第1パイプラ 40イン・データを生成することを含む、請求項23に記載の方法。

【請求項25】

前記第1パイプライン・データを生成することが、前記第1ホスト・データから前記第 1パイプライン・データを生成することを含む、請求項23に記載の方法。

[新求明26]

- 前紀パイプライン加速器によって前記第1ホスト・データから第2パイプライン・データを生成することを更に含む、請求項23に記載の方法。

[請求項27]

前記ポストプロセッサによって前記プログラムを実行することによって前記パイプライン加速器を構成することを更に含む、請求項23に記載の方法。

50

10

20

【発明の詳細な説明】

【技術分野】

[00001]

<優先権の請求>

この出類は、下記の特許文献上に対する優先権を請求するものであり、引用することで ここに合体させる。

【特許文献1】米国版出願第60/422、503号(2002年10月31日出願)

[00002]

<関連出願の相互参照>

この出願は、「改善された計算アーキテクチャを有する計算マシン、関連システム、並びに、方法」と題された下記の特許文献 2、「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と題された下記の特許文献 3、「プログラマブル回路、関連計算マシン、並びに、方法」と題された下記の特許文献 4、「多数パイプライン・ユニットを有するパイプライン加速器、関連計算マシン、並びに、方法」と顕された下記の特許文献 5 と関連し、これら特許文献は全て 2 0 0 3 年 1 0 月 9 日に出願され、共通の所有者を有し、引用することでここに合体させる。

【特許文献2】米岡出顯第10/684、053号

【特許文献3】米国出願第10/683,929号

【特許文獻4】米園出顯第10/684.057号

【特許文献5】米国出觸第10/683、932号

【特殊技術】

[0003]

比較的大量のデータを比較的短い期間で処理する通常の計算アーキテクチャは、処理負担を分担する多数の相互接続プロセッサを含む。処理負担を分担することによって、これら多数のプロセッサは、しばしば、所与のクロック温波数で単一プロセッサができるものよりよりも迅速にデータを処理できる。例えば、これらプロセッサの各々はデータの各部分を処理できるか、或は、処理アルゴリズムの各部分を実行できる。

[0004]

図1は、多数プロセッサ・アーキテクチャを有する従来の計算マシン10の機略プロック関である。この計算マシン10は、マスター・プロセッサ12と、相互に通信すると共に該マスター・プロセッサとバス16を介して通信する共同プロセッサ14,-14。と、適隔装置(図1では不図示)から生データを受け取る人力ボート18と、該遠隔装置に処理データを提供する出力ボート20とを含む。また、計算マシン10はマスター・プロセッサ12に対するメモリ22と、共同プロセッサ14;-14。に対する各メモリ24,-24。と、マスター・プロセッサ及び共同プロセッサがバス16を介して共行するメモリ26とを含む。メモリ22はマスター・プロセッサ12に対するプログラム及び作業メモリの双方の役割を果たし、各メモリ24。は各共同メモリ14,-14。に対するプログラム及び作業メモリの双方の役割を果たす。共行されたメモリ26は、マスター・プロセッサ12及び共同プロセッサ14がそれらの間でデータを転送すること、ポート18を介して遠隔装置からデータを転送すること、ポート20を介して遠隔装置にデータを転送することを可能としている。またマスター・プロセッサ12及び共同プロセッサ14は、マシン10が生データを処理する速度を制御する共通クロック信号を受け取る。

[0005]

一般に、計算マシン10は、マスター・プロセッサ 12及び共同プロセッサ 14の間で生データの処理を効果的に分割する。ソナー・アレイ(図 5)等の遠隔ソース(図 1では不図示)は、ポート 18を介して、生データに対する先入れ先出し(FIFO)パッファ(不図示)として作用する共有メモリ26の1つの区分に生データを向ニードする。マスター・プロセッサ 12はバス16を介してメモリ26から生データを検索して、マスター・プロセッサ及び共同プロセッサ 14はその生データを処理して、バス 16を介して必要に応じてデータをそれらの間に転送する。マスター・プロセッサ 12はその処理データを共

50

10

有メモリ26内に規定された別のFIFOバッファ(不図示)にロードし、遠隔ソースがポート20を介してこのFIFOからその処理データを検索する。

[0006]

演算例において、計算マシン10は生データに対するn+1例の各演算を順次実行することによって該生データを処理し、これら演算は一体的に高速フーリエ変換(FFT)等の処理アルゴリズムを構成する。より詳細には、マシン10はマスター・プロセッサ12 放び共同プロセッサ14からのデーター処理パイプラインを形成する。クロック倍号の所与の周波数で、そうしたパイプラインはしばしばマシン10が単一プロセッサのみを有するマシンよりも高速に生データを処理することを可能としている。

[0007]

メモリ26内における生データFIFO(不図示)からの生データ検索後、マスター・プロセッサ12はその生データに対して三角関数等の第1番演算を実行する。この演算は第1番結果を生み出し、それをプロセッサ12がメモリ26内に規定された第1番結果FIFO(不図示)に記憶する。典型的には、プロセッサ12はメモリ22内に記憶されたプログラムを実行し、そのプログラムの制御の下で上述した動作を実行する。プロセッサ12はメモリ22を作業メモリとしても使用し得て、当該プロセッサが第1番演算の中間期間に生成するデータを一時的に記憶する。

[00008]

次に、メモリ26内における第1番結果FIFO(不図示)からの第1番結果検索後、 共同プロセッサ14,はその第1番結果に対して対数関数等の第2番演算を実行する。こ の第2番演算は第2番結果を生み出し、それを共同プロセッサ14,がメモリ26内に規 定された第2番結果FIFO(不図示)に記憶する。典型的には、共同プロセッサ14、 はメモリ24,内に記憶されたプログラムを実行し、そのプログラムの制御の下で上述し た動作を実行する。共同プロセッサ14,はメモリ24,を作業メモリとしても使用し得て 、当該共同プロセッサが第2番演算の中間期間に生成するデータを一時的に記憶する。

[00009]

次に共同プロセッサ242-24。は、共同プロセッサ24、に対して先に議論されたものと同様に、(第2番結果-第(n-1)番)結果に対して(第3番演算-第n番)演算を順次実行する。

[00101

共同プロセッサ24。によって実行される第n番演算は最終結果、即ち処理データを生み出す。共同プロセッサ24。はその処理データをメモリ26内に規定された処理データ FIFO (不図示)内にロードし、違隔装置 (図1では不図示)かこのFIFOからその処理データを検索する。

[0011]

マスター・プロセッサー2及び共同プロセッサー4は処理アルゴリズムの種々の演算を同時に実行するので、計算マシン10は、しばしば、種々の演算を顧文実行する単一プロセッサを有する計算マシンよりも生データを高速に処理することができる。詳細には、単一プロセッサは、生データから成る先行集合に対する全(n+1)個の演算を実行するまで、生データから成る新しい集合を検索できない。しかし、以上に議論したパイプライン技術を用いて、マスター・プロセッサー2は第1演算だけを実行後に生データから成る新しい集合を検索できる。結果として、所与のクロック超波数でこのパイプライン技術は、単一プロセッサ・マシン(図1では不図示)と比較して約n+1倍だけマシン10が生データを処理する速度を増大することができる。

[0012]

代替的には、計算マシン10は、生データに対するFFT等の処理アルゴリズムの(n+1)例を同時に実行することによって該生データを並列して処理し得る。即ち、もしそのアルゴリズムが先行する例において先に記載されたような(n+1)個の順次演算を含めば、マスター・プロセッサ12及び共同プロセッサ14の各々は生データからそれぞれが成る各集合に対して、順次、全(n+1)個の演算を実行する。その結果として、所与

50

10

20

のクロック周波数で、先のパイプライン技術と同様のこの並列処理技術は、単一プロセッサ・マシン(図1では不図示)と比較して約n+1倍だけマシン10が生データを処理する速度を増大することができる。

[0013]

残念ながら、計算マシン10は単一プロセッサ・計算マシン(図1では不図示)と比べ てより迅速にデータを処理できるが、マシン10のデータ処理速度はしばしばプロセッサ ・クロックの履波数より非常に小さい。詳細には、計算マシン10のデータ処理速度はマ スター・プロセッサ12及び共同プロセッサ14がデータ処理するのに必要な時間によっ て制限される。甾略化のため、この速度制限の例はマスター・プロセッサー2と連携して 繊維されているが、この繊維は共同プロセッサ 1 4 にも適用されることを理解して頂きた い。先に議論されたように、マスター・プロセッサ12は所望の方式でデータを操作すべ くプロセッサを顕確するプログラムを実行する。このプログラムはプロセッサ12が実行 する複数の命令から成るシーケンスを含む。残念ながら、プロセッサ12は典型的にほ単 一命令を実行するために多数のクロック・サイクルを必要とし、そしてしぼしばデータの 単一値を処理すべく多数の命令を実行しなければならない。例えば、プロセッサ12が第 1 データ値A (不綴示)を第 2 データ値B (不綴示)で乗算することを仮定する。第 4 ク ロック・サイクル中、ブロセッサ12はメモリ22から乗算命令を検索する。第2及び第 3クロック・サイクル中、プロセッサ12はメモリ26からA及びBをそれぞれ検索する 。第4クロック・サイクル中、プロセッサ12はA及びBを乗貸し、そして第5クロック ・サイクル中に結果としての積をメモリ22或は26に記憶するか、或は、その結果とし ての額を遠隔装置(不図示)に提供する。これは嚴良ケースのシナリオであり、その理由 は多くの場合にプロセッサ12はカウンタの初期化及び閉鎖等のオーバーヘッド・タスク に対して付加的なクロック・サイクルを必要とするからである。それ故に、よくてもプロ セッサ12はA及びBを処理すべく5クロック・サイクルを必要とするか、或は、1デー 夕顔当たり平均2、5クロック・サイクルを必要とする。

[0014]

精果として、計算マシン10かデータを処理する速度は、しばしば、マスター・プロセッサ12及び共同プロセッサ14を駆動するクロックの開波数より非常に低い。例えば、もしプロセッサ12は1.0ギガヘルツ(GH2)でクロックされるが、1データ値当たり平均2.5クロック・サイクルを必要とすれば、効果的なデータ処理速度は(1.0GH2)/2.5 = 0.4GH2と同等である。この効果的なデータ処理速度は、しばしば、1秒当たり演算数の単位で特徴付けされる。それ故に、この例において、1、0GH2のクロック速度で、プロセッサ12は0.4半ガ演算数/秒(Gops)で使用限界が定められる。

[0015]

図2は、所与クロック周波数で且つしばしば該バイプラインがクロックされる速度と略同一速度で、プロセッサが可能であるよりは高速で典型的にはデータを処理できるハードウェアに組み込まれたデータ・バイプライン30のプロック線図である。パイプライン30は、プログラム命令を実行することなく、各データに対する各演算を各々が実行する演算子回路32,一32。を含む。即ち、所望の演算は回路32内に「書き込み」が為されて、それがプログラム命令の必要性なしに自動的にその演算を展現化するように為す。プログラム命令の実行と関連されたオーバーヘッドを減ずることによって、バイプライン30は所与のクロック周波数でプロセッサが可能であるよりは単位秒当たりより多くの演算を典型的には実行する。

[0016]

例えば、パイプライン30は所与のクロック周波数でプロセッサが可能であるよりは高速で以下の数式1をしばしば解くことができる。

 $Y(x_k) = (5x_k + 3) 2^{*k}$

ここで、 x_4 は複数の生データ値から成るシーケンスを表す。この例において、演算予 図数 3.2 , は $5.x_4$ を計算する乗貨器であり、図数 3.2 , は $5.x_4$ + 3.を計算する加算器であ

50

り、そして同路 3.2_s (n=3) は ($5.x_s+3$) 2^{st} を計算する乗算器である。

[0017]

第1クロック・サイクル k = 1 中、国路 3 2 $_1$ はデータ値 x $_1$ を受け取って、それを 5 で乗じて、 5 $_2$ $_3$ を生成する。

[0018]

第2クロック・サイクル k == 2 中、回路 3 2 $_2$ は回路 3 $_2$ $_3$ から 5 $_8$, を受け取って、 3 を加えて、 5 $_8$, + 3 を生成する。またこの第 2 クロック・サイクル中に回路 3 $_2$ $_3$ を生成する。

[0019]

第 3 クロック・サイクル k=3 中、回路 3 2 。は回路 3 2 。から 5 x 。 + 3 を受け取って、 2^{x_1} で乗じて(効果としては、 x 。だけ 5 x 。 + 3 を 4 シフトする)、第 1 結果(5 x 。 + 3) 2^{x_1} を生成する。またこの第 3 クロック・サイクル中に回路 3 2 。は 5 x 。 を生成し、 回路 3 2 。 は 5 x 。 + 3 を生成する。

[0020]

このようにしてパイプライン30は、全ての生データ値が処理されるまで、引き続く生データ値×xの処理を統行する。

[0021]

新果として、生データ値x₁の受け取り後の2つのクロック・サイクルの遅延、即ち、この遅延はパイプライン30の待ち時間としばしば呼称され、パイプラインは結果(5x₁+3)2^{*1}を生成し、その後、各クロック・サイクル毎に1つの結果を生成する。

[0022]

待ち時間を無限して、パイプライン30はこうしてクロック速度と同等のデータ処理速度を有する。比較して、マスター・プロセッサ12及び共同プロセッサ14(図1)が先の例におけるようにクロック速度の0.4倍であるデータ処理速度を有すると仮定すれば、パイプライン30は、所与のクロック速度で、計算マシン10(図1)よりも2、5倍高速でデータを処理できる。

[0023]

更に図2で参照されるように、設計者はフィールド・プログラマブル・ゲート・アレイ(PPGA)等のプログラマブル・ロジックIC(PLIC)にパイプライン30を良現化することを選ぶ可能性があり、その理由はPLICが特殊用途IC(ASIC)が為すよりも多くの設計及び変更の柔軟性を許容するからである。PLIC内にハードウェアに組み込まれた接続を構成するため、設計者はPLIC内に配置された相互接続構成レジスタを単に所定パイナリー状態に設定する。全てのこうしたパイナリー状態の組み合わせはしば「ファームウェア」と呼称される。典型的には、設計者はこのファームウェアをしばしば「ファームウェア」と呼称される。典型的には、設計者はこのファームウェアをPLICと結合された不揮発性メモリ(図2では不照定)内にロードする。PLICを「ターンオン」すると、それはファームウェアをそのメモリから相互接続構成レジスタにダウンロードする。それ故に、PLICの機能を変更すべく、設計者は疑によってPLICので変更して、PLICがその変更されたファームウェアを単に変更することによってPLICを変更する能力は、モデル作成段階中や「フィールド内」にパイプライン30をアップグレードするために特に有用である。

[0024]

残念ながら、ハードウェアに組み込まれたパイプライン30は、典型的には、全てのアルゴリズムを実行することができるわけではなく、特に、重要な意思決定を引き起こすアルゴリズムは実行できない。プロセッサは、典型的には、意思決定命令(例えば、「もしAであれば、Bへ行き、またCへ行く」のような、条件命令)を、比肩する長さの演算命令(例えば、「A+B」)を実行できる程に高速に実行できる。しかしパイプライン30は、比較的単純な決定(例えば、「A>B?」)を為し得るが、典型的には比較的複雑な決定(例えば、「もしAであれば、Bへ行き、またCへ行く」)を実行することができない。そして、そうした複雑な決定を実行すべくパイプライン30を設計できるが、必要と

50

40

10

20

される回路のサイズ及び複雑性はしばしばそうした設計を非規実的に為し、特にアルゴリズムが多数の種々の複雑な決定を含む場合にそうである。

[0025]

結果として、プロセッサは典型的には重要な意思決定を必要とする用途において使用され、ハードウェアに組み込まれたパイプラインは殆ど意思決定が為されないか或は意思決定されない「ナンバークランチング(数値データ処理)」用途に典型的には限定される。

[0026]

要には、下記に議論されるように、典型的には、特にパイプライン30が多数のPLICを含む場合、図2のパイプライン30等のハードウェアに組み込まれたパイプラインを設計/変更するよりも、図1の計算マシン10等のプロセッサに基づく計算マシンを設計/変更することが非常に易しい。

[0027]

プロセッサ及びそれらの周辺機器(例えば、メモリ)等の計算構成要素は、典型的には、プロセッサに基づく計算マシンを形成すべくそれら構成要素の相互接続を補助する工業 規格通信インターフェースを含む。

[0028]

典型的には、規格通信インターフェースは2つの層、即ち、物理層及びサービス層を含む。

[0029]

物理層は、回路とこの回路のインターフェース及び動作パラメータを形成する対応図路相互接続とを含む。例えば、物理層はそれら構成要素を1つのバスに接続するピンと、それらのピンから受け取ったデータをラッチするパッファと、信号をそれらピンに駆動するドライバとを含む。動作パラメータは、ピンが受け取るデータ信号の許容可能選圧範囲と、データの書き込み及び読み取りのための信号タイミングと、動作の支援されたモード(例えば、バーストモード、ページモード)とを含む。従来の物理層はトランジスタートランジスタ論理(TTL)及びRAMBUSを含む。

[0030]

サービス層は、計算構成要素のデータ転送のためのプロトコルを含む。このプロトコル はデータのフォーマットと、構成要素によるフォーマット済みデータの送受信の方式とを 含む。従来の通信プロトコルは、ファイル転送プロトコル(FTP)及びTCP/IP(拡張)を含む。

[0031]

結果として、製造業者やその他は工業規格通信インターフェースを有する計算構成要素を典型的には設定するので、そうした構成要素のインターフェースを典型的には設計できて、それを他の計算構成要素と比較的少ない労力で相互接続することができる。これは、計算マシンの他の部分の設計に設計者自信の時間を殆ど費やすことを可能として、各種構成要素を追加或は除去することによってそのマシンを変更することを可能としている。

[0032]

工業規格通信インターフェースを支援する計算構成要素を設計することは、設計ライブラリから既存の物理層を用いることによって設計時間を節約することを可能としている。これは、設計者が構成要素を既製の計算構成要素と容易にインターフェースすることを保証するものでもある。

[0033]

そして、共通した工業規格通信インターフェースを支援する計算構成要素を用いる計算マシンを設計することは、設計者がそれら構成要素を少しの時間及び労力で相互接続することを可能としている。それら構成要素は共通インターフェースを支援するので、設計者はそれらをシステム・バスを介して少しの設計労力で相互接続することができる。そして、その支援されたインターフェースは工業規格であるので、マシンを容易に変更することができる。例えば、システム設計が進化するに伴って種々の構成要素及び週辺機器をマシンに追加することができるか、或は、テクノロジーが進化するに伴って次世代の構成要素

50

10

30

30

を追加/設計することが可能である。更には、構成要素が通常の工業規格サービス層を支援するので、計算マシンのソフトウェアに対応するプロトコルを具現化する既存のソフトウェア・モジュールを組み込むことができる。それ故に、インターフェース設計が本質的には既に整っているので少しの労力で構成要素をインターフェースでき、よって、マシンに所望の機能を実行させるマシンの各種部分(例えばソフトウェア)の設計に集中することができる。

[0034]

しかし残念ながら、図2のパイプライン30等のハードウェアに制み込まれたパイプラインを形成すべく、使用されるPLIC等の各種構成要素に対する既知の主業規格通信層が全くない。

[0035]

結果として、多数のPLICを有するパイプラインを設計すべく、多人な時間を費やし、「ゼロから」種々のPLICの間の通信層を設計し且つデバッグする多大な労力を行使する。典型的には、そうしたその場限りのサービス層は種々のPLIC間で転送されるデータのパラメータに依存する。同じように、プロセッサとインターフェースするパイプラインを設計すべく、ゼロからのパイプライン及びプロセッサの間の通信層の設計及びデバッグに関して多大な時間を費やし日つ多大な労力を行使する必要がある。

[0036]

関様に、そうしたバイブラインをPLICを該パイプラインに追加することによって変更すべく、典型的には、その追加されたPLICと既存のPLICとの間の通信層の設計及びデバッグに関して多大な時間を費やし自つ多大な労力を行使する。同じように、プロセッサを追加することによってパイプラインを変更すべく、或は、パイプラインを追加することによって計算マシンを変更すべく、パイプライン及びプロセッサの間の通信層の設計及びデバッグに関して多大な時間を費やし且つ多大な労力を行使しなければならいであろう。

[0037]

新果として、図1及び図2で参照されるように、多数のPL1Cをインターフェースすることとプロセッサをパイプラインにインターフェースすることとの難しさのため、計算マシンを設計する際に多大な妥協を為すことがしばしば強いられる。例えば、プロセッサに基づく計算マシンでは、ナンバークランチング速度を、複雑な意思決定を為す能力及び設計/変更の柔軟性と交換することを強いられる。逆に、ハードウェアに組み込まれたパイプラインに基づく計算マシンでは、複雑な意思決定を為す能力と設計/変更の柔軟性を、ナンバークランチング速度と交換することを強いられる。更には、多数のPLICをインターフェースすることに関する難しさのため、少数のPLICよりのPLICを行するパイプラインに基づくマシンを設計することはしばしば実際的ではない。その結果、プロセッサをPLICとインターフェースすることに関する難しさのため、プロセッサをPLICとインターフェースすることに関する難しさのため、プロセッサをPLICとインターフェースすることに関する難しさのため、プロセッサをPLICとインターフェースすることに実際的ではない。その結果、プロセッサ及びパイプラインを組み合わせることによって獲得される利益は最少となる。

【発明の開示】

【発明が解決しようとする課題】

[0038]

それ故に、プロセッサに基づくマシンの意思決定を為す能力を、ハードウェアに組み込まれたパイプラインに基づくマシンのナンパークランチング速度と組み合わせることを可能とする新しい計算アーキテクチャに対する要望が生じてきている。

【課題を解決するための手段】

[0039]

本発明の実施例において、ピアーベクトル・マシンはホストプロセッサとハードウェア に組み込まれたパイプライン加速器とを含む。ホストプロセッサは、プログラムを実行し

50

40 .

10

、そしてそのプログラムに応じてホスト・データを生成し、パイプライン加速器はそのホスト・データからパイプライン・データを生成する。

[0040]

本発明の別の実施例に従えば、パイプライン加速器はパイプライン・データを生成し、 ホストプロセッサはそのパイプライン・データからホスト・データを生成する。

[0041]

ピアーベクトル・マシンはプロセッサとハードウェアに組み込まれたパイプライン加速器との両方を含むので、しばしば、プロセッサだけ或はハードウェアに組み込まれたパイプラインだけを含む計算マシンよりもデータをより効率的に処理できる。例えば、加速器が数学的に集中的な演算を実行する一方で、ホストプロセッサが意思決定及び数学的に非集中的な演算を実行するようにピアーベクトル・マシンを設計できる。数学的に集中的な演算を加速器にシフトすることによって、ピアーベクトル・マシンは、しばしば、所与のクロック周波数でプロセッサだけのマシンがデータを処理する速度を凌ぐ速度でそのデータを処理できる。

【発明を実施するための最良の形態】

[0042]

図3は、本発明の一実施機に従ったピアーベクトル・アーキテクチャを有する計算マシ ン40の概略プロック線圏である。ホストプロセッサ42に加えて、ピアーベクトル・マ シン40はパイプライン加速器44を含み、それがデータ処理の少なくとも一部を実行し て、図しの計算マシン10における共同プロセッサ14の列と効果的に置き換わる。それ 敬に、ホストプロセッサ42及び加速器44はデータ・ベクトルを前後に転送できる「ピ ア」である。組進器44はプログラム命令を実行しないので、所与のクロック羅波数で具 闘プロセッサの例ができるものよりも著しく高速にデータに対して数学的に集中的な演算 を典型的には実行する。結果として、プロセッサ42の意思決定能力と加速器44のナン バークランチング能力とを組み合わせることによって、マシン40はマシン10等の従来 の計算マシンと同一の能力を有するが、しばしばそれよりもデータをより高速に処理する ことができる。更には、先行して引用された「改善された計算アーキテクチャを有する計 算マシン、関連システム、並びに、方法」と類された特許文献2や「改善された計算アー キテクチャ用パイプライン加速器、関連システム、並びに、方法」と瞬された特許文献3 で議論されているように、加速器44にホストプロセッサ42と同一の通信層を設けるこ とは、特にその通信層が工業規格である場合、マシン40の設計及び変更を補助する。そ して、加速器44が多数の構成要素(例えばPLIC)を含む場合、これら構成要素にこ の同一の通信層を設けることは、特にその通信層が工業規格である場合。加速器の設計及 び変更を補助する。更にはマシン40も、以下に説明されると共に先行して引用された特 許出願に説明されているように、他の長所等を提供し得る。

[0043]

ホストプロセッサ42及びパイプライン加速器44に加えて、ビアーベクトル計算マシン40はプロセッサ・メモリ46、インターフェース・メモリ48、バス50、ファームウェア・メモリ52、任意選択的な生データ入力ボート54、56、処理データ出力ボート58、60、並びに、任意選択的なルータ61を含む。

[0044]

ホストプロセッサ42は処理ユニット62及びメッセージ・ハンドラー64を含み、プロセッサ・メモリ46は処理ユニット・メモリ66及びハンドラー・メモリ68を含み、それらがプロセッサ・ユニット及びメッセージ・ハンドラーに対するプログラム及び作業の両メモリとしてそれぞれ役立っている。プロセッサ・メモリ46も加速器コンフィギュレーション・レジストリ70及びメッセージ・コンフィギュレーション・レジストリ72を含み、それらが、ホストプロセッサ42に加速器44の機能を構成させると共にメッセージ・ハンドラー64が生成するメッセージの構造とを構成させる各コンフィギュレーション・データを記憶する。

[0045]

50

10

30

30

パイプライン加速器 4 4 は少なくとも 1 つのPLIC(不図示)上に配置されると共にハードウェアに組み込まれたパイプライン7 4 (一 7 4 %を含み、それらがプログラム命令を実行することなしに各データを処理する。ファームウェア・メモリ 5 2 は加速器 4 4 に対するコンフィギュレーション・ファームウェアを記憶する。もし加速器 4 4 が多数のPLIC上に配置されれば、それらPLIC及びそれらの各ファームウェア・メモリは多数のBLIC上に配置されれば、それらPLIC及びそれらの各ファームウェア・メモリは多数のBLIC上に配置されれば、それらPLIC及びそれらの各ファームウェア・メモリは多数の日本の一下は、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と題された特許文献 3 や「多数パイプライン加速器、関連計算マシン、並びに、方法」と題された特許文献 5 に更に議論されている。代替的には、加速器 4 4 4 4 4 5 5 2 6 6 6 6 6 6 6 6 6 6 6 6 6 6 7 7 7 4 を含むようにも示されているが、単一のパイプラインだけを含んでもよい。

[0046]

更に図3で参照されるように、ビアーベクトル・マシン40の動作は本発明の実施例に 従って以下に議論される。

[0047]

くピアーベクトル・マシンの構成>

ピアーベクトル・マシン40が先す超勤されると、処理ユニット62はメッセージ・ハンドラー64及びパイプライン加速器44(加速器が構成可能である場合)を構成して、マシンが所望アルゴリズムを実行するように為す。詳細には処理ユニット62は、以下で議論されるように、メモリ66に記憶されると共に、処理ユニットにメッセージ・ハンドラー64及び加速器44を構成させるホスト・アプリケーション・プログラムを実行する

[0048]

メッセージ・ハンドラー64を構成すべく、処理ユニット62はレジストリ72からメ ッセージ・フォーマット特報を検索し、そのフォーマット情報をメッセージ・ハンドラー に提供して、該メッセージ・ハンドラーはこの情報をメモリ60に記憶する。マシン40 が以下に議論されるようにデータを処理すると、メッセージ・ハンドラー64はそのフォ ーマット情報を用いて所望のフォーマットを有するデータ・メッセージを生成し解読する 。一実施側において、フォーマット情報は拡張可能マークアップ言語(XML)で書かれ るが、他の言語或はデータ・フォーマットでも書かれ得る。処理ユニット62はピアーベ クトル・マシン40が起動されるたびにメッセージ・ハンドラー64を構成するので、単 にレジストリ72に記憶されたフォーマット情報を変更することによってメッセージ・フ オーマットを変更することができる。代替的には、外部メッセージ・コンフィギュレーシ ョン・ライブラリ(不探示)が多数のメッセージ・フォーマットに対する情報を記憶し得 て、そしてホスト・アプリケーションを設計及び/域は変更し得て、処理ユニット62が ライブラリの選択された部分からレジストリ72を更新してから、更新されたレジストリ からメッセージ・ハンドラー64に所盤フォーマット情報をダウンロードするように為す 。メッセージ・フォーマットとメッセージを生成して解説することとは、以下に更に議論 されると共に、先行して引用された「改善された計算アーキテクチャを有する計算マシン 、関連システム、並びに、方法」と題された特許文献2に更に議論されている。

[0049]

同様に、パイプライン加速器44の相互接続レイアウトを構成すべく、処理ユニット62はレジストリ70からコンフィギュレーション・ファームウェアを検索し、そのファームウェアをメッセージ・ハンドラー64及びバス50を介してメモリ52にダウンロードする。次いで加速器44は、メモリ52からその相互接続コンフィギュレーション・レジスタ(不関示)にファームウェアをダウンロードすることによってそれ自体を構成する。処理ユニット62がピアーベクトル・マシン40が起動されるたびに加速器44を構成するので、単にレジストリ70に記憶されたファームウェアを変更することによって、加速

50

40

器44の相互接続レイアウト(そして、それ故その機能と)を変更することができる。代替的には、外部加速器コンフィギュレーション・ライブラリ(不図示)は加速器44の多数のコンフィギュレーションに対するファームウェアを記憶し得て、そしてホスト・アブリケーションを設計及び/或は変更し得て、処理ユニット62かライブラリの選択された部分からレジストリ70を更新してから、更新されたレジストリからメモリ52に所望ファームウェアをダウンロードするように為す。更には、外部ライブラリ或はレジストリ70は加速器44の種々の部分及び/或は機能を規定するファームウェア・モジュールを記憶し得る。それ故、加速器44の設計及び/或は変更を補助するために、これらモジュールを使用し得る。加えて、処理ユニット62はこれらモジュールを使用し得る。加えて、処理ユニット62はこれらモジュールを使用し得で、マシン40がデータを処理している側に加速器44を変更する。加速器44の相互接続コンフィギュレーションとファームウェア・モジュールとは、先行して引用された「プログラマブル回路、関連計算マシン、並びに、方法」と題された特許文載4に更に接続されている。

[0050]

処理ユニット62も、ピアーベクトル・マシン40がデータを処理している間にパイプライン加速器44を「ソフト構成」し得る。即ち、処理ユニット62は、加速器の相互接続レイアウトを改変することなく、加速器44の機能を構成し得る。そうしたソフト・コンフィギュレーションは、以下に更に議論されると共に、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」と顕された特許文献3に更に議論されている。

[0051]

くピアーベクトル・マシンによるデータ処理>

一般に、ビアーベクトル・マシン40はホストプロセッサ42及びパイプライン加速器 44の間に生データの処理を効果的に分割する。例えば、ホストプロセッサ42はそのデータと関係する意思決定演算の殆ど或は全てを実行し得て、加速器44はそのデータに対する数学的に集中的な演算の殆ど或は全てを実行し得る。しかしながらマシン40は任意の所望の方式でそのデータ処理を分割する。

くホストプロセッサの動作>

ー実施機において、ホストプロセッサ42は、ソナー・アレイ(図5)等の遠隔装置から生データを受信し、その結果としての処理データをその遠隔装置に提供する。

100521

ー ホストプロセッサ 4 2 は、先ず、遠隔装置から入力ボート 5 4 或はバス 5 0 を介して生データを受信する。ピアーベクトル・マシン 4 0 はその受信された生データのバッファリングのためのFIFO(不盥示)を含み得る。

[0053]

次に、処理ユニット62はパイプライン加速器44による処理のための生データを準備する。例えば、ユニット62は、例えば、生データの何れを加速器44に送信すべきか、成は、何れのシーケンスでその生データを送信すべきかを決定し得る。或は、ユニット62は生データを処理し得て、加速器44に送信するための中間データを生成する。生データの準備は、先行して引用された「改善された計算アーキテクチャを有する計算マシン、機連システム、並びに、方法」と顕された特許文献2に更に議論されている。

100541

生データを準備している間、処理ユニット54は1つ或はそれ以上の「ソフト・コンフィギュレーション」コマンドを生成して、加速器44の機能を変更もし得る。マシン40が起動された際に加速器44の相互接続レイアウトを構成するファームウェアとは異なり、ソフト・コンフィギュレーション・コマンドはその相互接続レイアウトを改変することなしに加速器の機能を制御する。例えば、ソフト・コンフィギュレーション・コマンドは、加速器44が処理するデータ・ストリングのサイズ(例えば、32ビット或は64ビット)を制御し得る。加速器44のソフト・コンフィギュレーションは、先行して引用された「改善された計算アーキテクチャ用バイブライン加速器、関連システム、並びに、方法」と題された特許文献3に更に議論されている。

50

40

10

20

[0055]

次いで処理ユニット62はその準備されたデータ及び/或はソフト・コンフィギュレーション・コマンド(単数或は複数)をインターフェース・メモリ48の対応する箇所にロードし、それがユニット62及び加速器44の間のF1FOバッファとして作用する。

[0056]

次に、メッセージ・ハンドラー64はインターフェース・メモリ48から準備されたデ 一夕及び/或はソフトウェア・コマンド(単数或は複数)を検案して、データ及び/或は コマンド(単数或は複数)、並びに、関連情報を含むメッセージ・オプジェクトを生成す る。典型的には加速器44は、データ/コマンド(単数或は複数)及び関連情報(集合的 には「情報」)、即ち、a)情報の意図された任何先(例えば、パイプライン74,)、 b) 優先願位 (例えば、加速器は先行して受信されるデータの前或は後にそのデータを処 理すべきか)、c)メッセージ・オブジェクトの長さ或は終端、並びに、d)データの個 有例(例えば、一千のセンサから成るアレイからのセンサ信号番号9)を記述する4つの 裁別子が必要である。この決定を補助すべく、メッセージ・ハンドラー64ほ、生に姦論 されたように、所定のフォーマットを有するメッセージ・オブジェクトを生成する。準備 されたデータ/ソフト・コンフィギュレーション・コマンド(単数或は複数)に加えて、 メッセージ・オブジェクトは、典型的には、4つの先に記載した識別子を含むと共にオブ ジェクトが含む锆報のタイプを記述する識別子(例えば、データ・コマンド)をも含み得 るヘッダーと、データが処理されることになるアルゴリズムとを含む。この後者の識別子 は、仕向先パイプラインフ4が多数のアルゴリズムを具現化する場合に有用である。ハン ドラー64はインターフェース、メモリ48からヘッダー情報を検索し得るか、準備され たデータ或はコマンド(単数或は複数)を検索するインターフェース・メモリ内の箇所に 基づいてヘッダーを生成し得る。メッセージ・ヘッダーを解読することによって、ルータ 6 1 及び/域は加速器 4 4 はメッセージ・オブジェクト内の特徴を所望の仕向先に送るこ とができ、その仕向先にその情報を所望の順序で処理させ得る。

[0057]

メッセージ・オブジェクトを生成するための代替実施例が存在する。例えば、各メッセージ・オブジェクトがデータ或はソフト・コンフィギュレーション・コマンドの何れかを含むと説明されているが、単一のメッセージ・オブジェクトはデータと1つ或はそれ以上のコマンドとの両方を含み得る。更には、メッセージ・ハンドラー64がインターフェース・メモリ48からデータ及びコマンドを受償すると説明されているが、処理ユニット54からデータ及びコマンドを直接的に受信し得る。

10000

メッセージ・オブジェクトの生成は、先行して引用された「改善された計算アーキテクチャを有する計算マシン、関連システム、並びに、方法」と題された特許文献2に更に議論されている。

くパイプライン加速器>

パイプライン加速器 4 4 はメッセージ・ハンドラー 6 4 からメッセージ・オブジェクトを受信し解説して、そのオブジェクト内のデータ及び/或はコマンドを所望の住向先に効果的に送る。この技術は、処理ユニット 6 2 及びパイプライン 7 4 によって貝取化されたアルゴリズムの数が比較的小さい場合に特に有用であり、よってルータ 6 1 は省略され得る。代替的には、処理ユニット 6 2 或は番号パイプライン 7 4 によって貝現化されたアルゴリズムの数が比較的大きい場合、ルータ 6 1 はメッセージ・ハンドラー 6 4 からメッセージ・オブジェクトを受信し解読して、そのオブジェクト内のデータ及び/或はコマンドを加速器 4 4 内の所望の仕向先に効果的に送る。

[0059]

少数の処理ユニット・アルゴリズム及びパイプライン74が存在する場合の一実施例において、各パイプラインは、何時に、メッセージ・オプジェクトを受信し、ペッダーを分析して、それが意図されたメッセージの受取人であるか否かを決定する。もしメッセージ・オブジェクトが特定のパイプライン74に意図されていれば、そのパイプラインはその

50

10

20

30

メッセージを解読し、阿復されたデータ/コマンド(単数或は複数)を処理する。しかし ながら、もしメッセージ・オブジェクトが特定のパイプラインフィに意図されていなけれ ば、そのパイプラインはそのメッセージ・オブジェクトを無視する。獺えば、メッセージ ・オブジェクトがパイプライン74,による処理のためのデータを含むと仮定する。それ 故に、パイプラインです。はメッセージ・ヘッダーを分析し、それがそのデータの意図さ れた仕向先であることを決定し、メッセージからデータを回復し、その回復されたデータ を処理する。逆に、パイプライン742-74。の各々がメッセージ・ヘッダーを分析し、 それがそのデータの意図された仕向先ではないことを決定し、よってそのデータの回復或 は処理を為さない。もしメッセージ・オブジェクト内のデータが多数のパイプライン?4 に意図されていれば、メッセージ・ハンドラー64は同一データを含む各メッセージ・オ ブジェクトから成るシーケンスを、各仕向先パイプラインに対して1つのメッセージで、 生成して送信する。代替的には、メッセージ・ハンドラー64は、仕向先パイプラインの 全てを識別するヘッダーを有する単一のメッセージ・オブジェクトを送信することによっ て、データを仕向先パイプライン74の全てに闘時に送信し得る。メッセージ・オブジェ クトからデータ及びソフト・コンフィギュレーション・コマンドを回復することは、先行 して引用された「改善された計算アーキテクチャ用パイプライン加速器。関連システム、 並びに、方法」と題された特許文獻3に更に議論されている。

[0060]

多数の処理ユニット処理或はパイプライン74が存在する場合の別の実施例において、各パイプラインはルータ61からメッセージ・オブジェクトを受信する。ルータ61がメッセージ・オブジェクトを目標パイプライン74だけに理想的には送信すべきであるが、その日標パイプラインもヘッダーを分析して、それが意図されたメッセージの受取人であるか否かを決定する。そうした分析は潜在的なメッセージ・ルーチン・エラー。即ち例外を適別する。もしメッセージ・オブジェクトが目標パイプライン74に意図されていれば、そのパイプラインはそのメッセージを解読し、回復されたデータ/コマンド(単数或は複数)を処理する。しかしながら、もしメッセージ・オブジェクトかその目標パイプライン74に意図されていなければ、そのパイプラインはそのメッセージ・オブジェクトに対しての処理を無視して、更にルーチン例外が発生したことを示す新メッセージをホストプロセッサ42に発し得る。ルーチン例外の取り扱いは、先行して引用された「改善された特許文献2に議論されている。

[0061]

- 次に、パイプライン加速器44はメッセージ・オブジェクトから回復された入来データ 及び/或はコマンドを処理する。

[0062]

データに対して、仕向先パイプライン或は複数の仕向先パイプライン74はデータに対する各演算或は複数演算を実行する。選2と連携して議論されたように、パイプライン74はプログラム命令を実行しないので、しばしばデータをパイプライン・クロックの過波数と略同一である速度で処理できる。

[0063]

- 第1実施棚において、単一パイプライン74は入来データを処理することによって結果 としてのデータを生成する。

[0064]

第2実施例において、多数のパイプライン74は人来データを組次処理することによって結果としてのデータを生成する。例えば、パイプライン74は入来データに対して第1演算を実行することによって第1中間データを生成し得る。次に、パイプライン742はその第1中間データに対して第2演算を実行することによって第2中間データを生成し得て、等々であり、そのチェーン中の最終パイプライン74が結果データを生成するまで同様である。

[0065]

50

10

20

30

第3実施例において、多数のパイプライン74は入来データを並列して処理することによって結果としてのデータを生成する。例えば、パイプライン74、は入来データから成る第1組を る第1組に対して第1 演算を実行することによって結果としてのデータから成る第1組を 生成し得る。同時に、パイプライン74。は入来データから成る第2組に対して第2演算 を実行することによって結果としてのデータから成る第2組を生成し得て、等々である。 【0066】

代替的には、先の3つの実施例の任意の組み合わせに従って、パイプライン74は入来データから結果としてのデータを生成し得る。例えば、パイプライン74,は入来データから成る第1組に対して第1演算を実行することによって結果としてのデータから成る第1組を生成し得る。同時に、パイプライン74。及び74。は入来データから成る第2組に対して第2及び第3の演算を順次実行することによって結果としてのデータから成る第2組を生成し得る。

[0067]

先の実施例及び代替実施例の内の任意のものにおいて、単一のパイプライン74は多数の演算を実行し得る。例えば、パイプライン74,はデータを受信し得て、その受信データに対して第1演算を実行することによって第1中間データを生成し得て、その第1中間データを一時的に記憶し得て、その第1中間データに対して第2演算を実行することによって第2中間データを生成し得て、等々であり、結果データを生成するまで同様である。パイプライン74,に第1演算実行から第2演算実行までスイッチさせる等々の多数の技術がある。そうした技術は、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」(代理人整理番号1934—13—3)と選された特許文献3に議論されている。

[00068]

ソフト・コンフィギュレーション・コマンドに対して、加速器44はメッセージ・ペッダーによって示される対応するソフト・コンフィギュレーション・レジスタ(甲数或は複数)(不関示)におけるビットを設定する。先に議論されたように、これらビットを設定することは、典型的には、加速器44の機能を変えるものであり、その相互接続レイアウトを変えることがない。これは、例えば、人力ピン或は出力ピンとしての外部ピンを設定する、成は、アドレス指定モードを選択することに対するプロセッサの制御レジスタにおけるビットを設定することと同様である。更には、ソフト・コンフィギュレーション・コマンドはデータを保持するためにレジスタ或はテーブル(レジスタのアレイ)を仕切ることができる。加速器44によって実行される別のソフト・コンフィギュレーション・コマンド或は演算はデータをソフト構成されたレジスタ或はテーブルにロードし得る。加速器44のソフト・コンフィギュレーションは、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」(代理人整理番号1934)に関連されている。

[0069]

次に、バイプライン加速器44は結果としてのデータを、更なる処理のためにルータ6 1を介して(或はもしそのルータが省略されていれば直接的に)、ホストプロセッサ42 に提供する。

[0070]

代替的には、パイプライン加速器 4 4 は結果としてのデータを、出力ボート 6 0 を介して直接的に、或は、ルータ 6 1 (もしあれば)、パス 5 0、ホストプロセッサ 4 2、並びに、出力ボート 5 8 を介して間接的に、の何れかで、遠隔仕向先(図 5)に提供する。結果として、この代替実施例において、加速器 4 4 によって生成された結果としてのデータは最終処理データである。

[0071]

加速器 4 4 が結果としてのデータを(更なる処理のため成は遠隔装置まで通過させるため(図 5))ホストプロセッサ 4 2 に提供するときには、それはメッセージ・ハンドラー 6 4 によって生成されたメッセージ・オブジェクトと同一のフォーマットを有するメッセ

50

10

20

30

ージ・オブジェクトにおいてこのデータを送信する。メッセージ・ハンドラー64によって生成されたメッセージ・オブジェクトと同じように、加速器44によって生成されたメッセージ・オブジェクトは、例えば、結果としてのデータの仕向先及び優先順位を特定するヘッダーを含む。例えば、そのヘッダーはメッセージ・ハンドラー64に、その結果としてのデータを遠隔装置までボート58を介して適適させるように命令し得るか、成は、データの処理を制御することになるのは処理ユニット62によって実行されるプログラムの何れの部分かを特定し得る。同一メッセージ・フォーマットを用いることによって、加速器44はホストプロセッサ42と同一のインターフェース層を有する。これは、特にインターフェース層が主業規格であればピアーベクトル・マシン40の設計及び変更を補助する。

[0072]

パイプライン加速器 4.4 及びパイプライン 6.6 の構造及び動作は、先行して引用された「改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法」 (代理人整理番号 1.9.3.4 - 1.3 - 3.) と顕された特許文献 3 に更に議論されている。

[0073]

- <ホストプロセッサによるパイプライン加速器からの受信及び処理>

加速器44からメッセージ・オブジェクトを受信すると、メッセージ・ハンドラー64 は先ずそのメッセージ・ヘッダーを解談して、回復されたデータを指定された仕向先に送る。

[0074]

もしそのヘッダーがデータがポート58を介して選嗣装置(図5)に渡されることを示せば、メッセージ・ハンドラー64はそのデータをポート58に直接的に、又は、インターフェース・メモリ48或は、別のメモリ内に形成されたポートF1FOバッファ(不図示)に、提供してから、そのバッファからポート58に、向かわせる。多数のポート58と多数の遠隔装置も意図されている。

[0075]

しかしながら、もしヘッダーが処理ユニット62がデータを更に処理することになっていることを示せば、メッセージ・ハンドラー62はそのデータの処理を制御することになる処理ユニット・プログラムの部分と対応するインターフェース・メモリ48の箇所に該データを記憶する。より詳細には、同一ヘッダーが処理ユニット54によって実行されるプログラムの何れの部分(単数或は複数)がそのデータの処理を制御することになるのかを削扱的に示す。結果として、メッセージ・ハンドラー64はそのプログラム部分と対応しているインターフェース・メモリ48の箇所(FIFO等)にそのデータを記憶する。

[0076]

先に議論されたように、インターフェース・メモリ48は加速器44及び処理ユニット 62の間のバッファとして作用し、よって処理ユニットが加速器と同期されない際にデー 夕の転送を可能としている。例えば、周期に関するこの欠如は、加速器44が処理ユニッ ト62よりもデータを高速に処理する際に生じ得る。インターフェース・メモリ48を用 いることによって、加速器44は処理ユニット62のより遅い応答によって遅くさせられ ない。これは、割り込みの取り扱いに対する確定できない応答時間と関連する非効率とい うべナルティをも囲避する。加速器44の出力メッセージの処理ユニット62による確定 できない取り扱いは、a)パックアップされた出力メッセージに対する記憶及び取り扱い 、或は、b)パックアップされたメッセージが上書きされることを衡止するためのパイプ ライン全体にわたるアイドリング制御、の何れかを提供させるように、設計者に強制する ことによって加速器の設計を不必要に複雑化することになる。それ故に、加速器44及び 処理ユニット62の間のバッファとして作用するインターフェース・メモリ48の毎用は 、a)加速器が設計に対してより容易、b)加速器がより少ないド部組織を必要として、 大きなPLICアプリケーションを保持できる、c)加速器が合理化され得て、出力デー タがより緩慢なプロセッサによって「プロック」されないのでより高速に作動する等の幾 つかの所望の結果を有する。

50

40

10

20

[0077]

次いで、メッセージ・ハンドラー64がインターフェース・メモリ48に記憶したデー タに対して、処理ユニット62はそのインターフェース・メモリからそのデータを検索す る。処理ユニット62はインターフェース・メモリ48にボーリングし得て、新データが 特定箇所にいつ到達したかを決定するか、或は、メッセージ・ハンドラー64は処理コニ ットにデータの到達を通知する割り込み若しくは他の信号を生成し得る。一実施側におい て、処理コニット62がデータを検索する前、メッセージ・ハンドラー64はそのデータ を含むメッセージ・オブジェクトを生成する。より詳細には、メッセージ・オブジェクト 内のデータを受信するために、処理ユニット62によって実行されるプログラムを設計し 得る。それ故にメッセージ・ハンドラー64は、データだけを記憶する代わりに、インタ ーフェース・メモリ48肉にメッセージ・オブジェクトを記憶し得る。しかし、メッセー ジ・オブジェクトは、典型的には、それが含有するデータよりも著しく大きなメモリ・ス ペースを専有する。結果として、メモリを節約すべく、メッセージ・パンドラー64ほパ イブライン加速器44からのメッセージ・オブジェクトを解説し、そのデータをメモリ4 8に影像してから、処理ユニット62がそのデータを受信する準備が為されるとメッセー ジ・オブジェクトを効果的に再生成する。次いで、処理ユニット62はそのメッセージ・ オブジェクトを解読し、メッセージ・ヘッダーにおいて識別されたプログラム部分の銅鑼 の下、そのデータを処理する。

[0078]

次に、プロセッサ・ユニット62はプログラムの仕向先部分の制御下で検索データを処理し、処理データを生成し、その処理データを該処理データの意図された仕向先と対応するインターフェース・メモリ48の箇所に記憶する。

[0079]

次いで、メッセージ・ハンドラー 6 4 は処理で一夕を検索し、それを指定された仕向先に提供する。処理データを検索すべく、メッセージ・ハンドラー 6 4 はメモリ 4 8 にポーリングし得て、データがいつ到達したかを決定するか。或は、処理ユニット 6 2 はメッセージ・ハンドラーに割り込み或は他の信号でデータの到達を通知し得る。処理データをその意図された仕向先に提供すべく、メッセージ・ハンドラー 6 4 はそのデータを含むメッセージ・オブジェクトを生成し得て、そのメッセージ・オブジェクトをデータの更なる処理のために加速器 4 4 に送り戻す。或は、ハンドラー 5 6 はデータをポート 5 8 に送信し得るか、或は、処理ユニット 6 2 による更なる処理のためにメモリ 4 8 の別の簡所に送信し得る。

[0080]

ホストプロセッサのパイプライン加速器44からのデータの受信及び処理は、先行して 引用された「改善された計算アーキテクチャを有する計算マシン、関連システム、並びに 、方法」(代理人整理番号1934—12—3)と題された特許文献2に更に議論されて いる。

[0081]

< ピアーベクトル・マシンを用いての代替的データ処理技術>

更に図るで参照されるように、ホストプロセッサ44がデータを受信し処理してから、 そのデータを更なる処理のためにパイプライン加速器44に送信する先に記載された実施 例に対する代替例が存在する。

[0082]

一代替例において、ホストプロセッサ44はデータの少なくとも幾つかに対する処理の 全てを実行し、よってこのデータは更なる処理のためにパイプライン加速器44に送信されない。

[0083]

期の代替例において、パイプライン加速器 4 4 はポート 5 6 を介して遠隔装置 (図 5) から生データを直接的に受信し、その生データを処理する。加速器 4 4 は、次いで、その処理データをポート 6 0 を介して遠隔装置に直接的に送信し戻し得るか、或は、処理デー

50

40

10

20

30

30

タを更なる処理のためにホストプロセッサ42に送信し得る。後者の場合、加速器44ほ 先に議論されたようにそのデータをメッセージ・オブジェクト内にカブセル化し得る。

[0084]

更に別の代替例において。加速器44は、ハードウェアに組み込まれたパイプライン1 4に加えて、ディジタル信号プロセッサ(DSP)等の1つ或はそれ以上の命令実行プロセッサを含み得て、そのパイプラインのナンバークランチング能力を補足する。

[0085]

<ビアーベクトル・マシンの具現化例>

更に図るで参照されるように、一実施例において、パイプライン・パス50は規格133MHzPCIパスであり、パイプライン74は1つ或はそれ以上の規格PMCカード上に含まれ、メモリ52は各々が各PMCカード上に位置決めされている1つ或はそれ以上のフラッシュメモリである。

[0086]

くピアーベクトル・マシンの適用例>

図4は、本発明の実施例に従った、図3のピアーベクトル・マシン40を組み入れるソナー・システム80のプロック線図である。マシン40に加えて、システム80は、ソナー信号を受信し伝送するための変換要素84,…84,から成るアレイ82、ディジタル・アナログ変換器(DAC)86,—86。、アナログーディジタル炎換器(ADC)88,—88。、並びに、データ・インターフェース90を含む。ソナー信号を生成し処理することがしばしば数学的に集中的な機能であるので、マシン40はしばしばこれらの機能を、図3と運携されて先に議論されたように、従来の計算マシン(多数プロセッサ・マシン10(図1)等)が所与のクロック周波数でできるものよりも、より迅速に且つ効率的に実行できる。

[0087]

動作の送信モード中、アレイ82はソナー信号を水(不図示)等の媒体に送信する。先ず、ピアーベクトル・マシン40はポート92で受信した生信号データを、アレイ要素84の各々に1つずつとなるように、n個のディジタル信号に変換する。これら信号の大きさ及び位相はアレイ82の伝送ピーム・パターンを指図する。次に、マシン40はこれらディジタル信号をインターフェース90に提供し、該インターフェースがそれら信号を各アナログ信号への変換のために各DAC86に提供する。例えばインターフェース90はマシン40からディジタル信号を額次受信するパッファとして作用し得て、それら信号のマシン40からディジタル信号を額次受信するパッファとして作用し得て、それら信号の日本を受信しバッファするまでそれらを記憶してから、それら順次的な信号サンブルを各DAC86に同時に提供する。次いで、変換要素84はそれらアナログ信号を各音波に変換して、相互に干渉させて、ソナー信号のビームを形成する。

[0088]

動作の受信モード中、アレイ82は媒体(不図示)からソナー信号を受信する。受信されたソナー信号は遠隔オブジェクトによって反射された伝送ソナー信号の部分と、環境及び遠隔オブジェクトによって放出された音響エネルギーとで構成されている。先ず、変換要素84はソナー信号を構成する答音液を受信し、それら音波をn個のアナログ信号に変換する。次に、インターフェース90はこれらディジタル信号をピアーベクトル・マシン40に変換する。次に、インターフェース90はこれらディジタル信号をピアーベクトル・マシン40に変換する。型のために提供する。例えば、インターフェース90はADC88からディジタル信号を放列に受信する。のために提供する。マン・40かディジタル信号に実行する処理はアレイ82の受信ピーム・バターンを指図する。フィルタリング、帯域シフト、スペクトル変換(例えば、フーリエ変換)、並びに、回旋等の付加的な処理ステップはそれらディジタル信号に適用される。次いでマシン40は処理された信号データを、ボート94を介して、位置決めされたオブジェクトを視認するための表示装置等の別の装置に提供する。

[0089]

ソナー・システム80と連携して綴論されたが、ソナー・システム以外の各種システム

30

もピアーベクトル・マシン40を組み入れることができる。

[0090]

先行する議論は当業者が本発明を作製し使用することを可能とすべく提示されている。 種々実施例への様々な変更は当業者には容易に明かであろうし、ここでの包括的な原則は 本発明の精神及び範囲から遊脱することなしに他の実施例及び適用例に適用され得る。よ って、本発明は選示された実施例に限定されることが意図されておらず、ここに報示され た原理及び特徴と一貫した最も広い範囲と一致されるべきものである。

【図面の簡単な説明】

[0091]

【閖1】図1は、従来の多数プロセッサ・アーキテクチャを有する計算マシンのプロック 10 線図である。

【図2】図2は、従来のハードウェアに組み込まれたバイブラインのブロック線図である


【綴3】綴3は、本発明の実施側に従ったピアーベクトル・アーキテクチャを有する計算 マシンのブロック線図である。


【図4】図4は、本発明の実施例に従った図3のピアーベクトル計算マシンを組み入れて いる電子システムの概略プロック線図である。


【符号の説明】


[0092]

- 1.0 **計算マシン** 20
- 1 4 共同プロセッサ
- 4 0 ピアーベクトル・マシン
- 4 2 ホストプロセッサ
- 4 4 パイプライン加速器
- プロセッサ・メモリ 4 6
- 4 8 インターフェース・メモリ
- 5.0 パイプライン・バス
- 5.2 ファームウェア・メモリ
- 生データ入力ポート 5 4
- 5 8 処理データ出力ボート
- 6 1 10-3
- 6 2 処理ユニット
- メッセージ・ハンドラー 6 4
- 6 6 処理ユニット・メモリ
- 6.8 ハンドラー・メモリ
- 7 0 加速器コンフィギュレーション・レジストリ
- メッセージ・コンフィギュレーション・レジストリ 7 2
- 7 4 ハードウェアに組み込まれたバイブライン
- 8 0 ソナー・システム
- 8 4 要素
- 40 ディジタルーアナログ変換器 8 6
- 88 アナログーディジタル変換器
- 9.0 データ・インターフェース









【国際調查報告】

	ggypppggggggggsski er ersen om	new	In John Application No.
	INTERNATIONAL SEARCH RE	ruki	PCT/US 03/34557
IPC 7	\$96F9/38 \$06F15/78		
********	to international Palant Classification (IPC) or to bods national case. 3.38.444CH823	Strator cost PC	······
~~~~~~	a acceptation countries (discussions) system to be easily clearly	casion symbolis	
1PC 7	606F	,	
Occionada	again examples orgen area and another accommon special or the expens a	NA STRUCT SQUEEZES STATE BACK	desired to the thirds accordant
Electronic o	data base consisted during the International securch (name of data	Chasse WHE where procedure	d seed temp toot
EPO-In	sternal, WPI Data, PAJ, INSPEC		
C. DOCUM	ENTS CONSIDERED TO BE PELEVANT		
Ceteboth ,	Challen of document, with indication, where appropriate, of the	temental beneating	Relevant to claim No.
X	EF G 945 788 A (TEXAS INSTRUMEN 29 September 1999 (1999-09-29) page l	TS INC)	1-27
X	EP 1 061 438 A (HEWLETT PACKARD 20 December 2000 (2000-12-20) page 4	CO)	1-27
X	LECURIEUX-LAFAYETTE 6: "UN SEU LETRAITEMENT D'IMAGES" ELECTRONIQUE, CEP COMMUNICATION FR, no. 55, 1996, pages 98,101- XP000551946 ISSN: 1157-1152 the whole document	L FP6A DOPE , PARIS, 103,	1~27
	***************************************	n form	
X Fu#	ter cocuments and lated in the configuration of sect C	Palent family n	resortians are lated in province.
A' skecome conside E' earlier d' filling de L' documen which is distance ghier d' document	ni which may throw doubto on priority classings) or in client for nationals the publication raise of adolber of or other special resource (see apecified) of nationals for an oral disclosure, uses, colosistion or	of process date and other than a consideration of purchase and process of purchase and purchase	Salahord other the intermedicinal filting dates of and an available with the appaintment and the appaintment and the appaintment of the production and the production of the control of the production of the control of
600 (4 p) e a	KANNE SOLUMENSKA IQ (100 SUMMANISKUM) ROBION	<del>~~~~</del>	e Edomidicani mench reposi
10	3 December 2004	21/12/20	304
	edition address of the ISA	Authorized officer	

	INTERNATIONAL SEARCH REPORT	17 PC 1 / US 03/34557
C.(Continu	BRING DOCUMENTS CONSIDERED TO BE HELEVANT	1
Codegory *	Citation of document, with inshesion, where appropriate, of the microsor passages	Finiterways to causes two.
X	US 5 583 964 A (WANG SHAY-PING T) 10 December 1996 (1996-12-10) abstract	1-4,16, 18-21
**	WERMEULEN F ET AL: "Flexible hardware acceleration for multimedia oriented microprocessors" MICRO-33. PROCEEDINGS OF THE 33RD. ANNUAL ACM/IEEE INTERNATIONAL SYMPOSIUM ON MICROARCHITECTURE. MONTEREY, CA, DEC. 10 - 13, 2000, PROCEEDINGS OF THE ANNUAL ACM/IEEE INTERNATIONAL SYMPOSIUM ON MICROARCHITECTURE, LOS ALANITOS, CA: IEEE COMP. SOC. US.  10 December 2000 (2000-12-10), pages 171-177, XP010528895 1SBN: 0-7695-0924-X page 1	1,16,18
-		
		44

## INTERNATIONAL SEARCH REPORT

Patent document clied in search report	paramentar an bappes tokin			1 101/03	03/34557
** *****		Publication date		mensor(a)	Publication date
EP 0945788	Ä	29-09-1999	30	69919059 D1	09-09-200
			£β	0945788 A2	29-09-1999
			Üb	11272631 A	08-10-1999
************	~~~~	-	US.	6256724 81	03-07-200
EP 1061438	A	20-12-2000	EP	1061438 A1	20-12-2000
			Eb	1104561 A1	06-06-2000
			W)	0077626 A1 2003501775 T	21~12~2 <b>0</b> 00 14~01~2 <b>0</b> 03
20 5500053	***********	22 10 1005		-	*****
JS <b>5583964</b>	A	10-12-1996	AU CA	2126995 A 2189148 A1	29-11-19-95
			CN	1150847 A	09-11-1998 28-05-1997
			Ď€	19581638 C2	24-06-19-99
			Đ€	19581638 TO	17-04-19-97
			36	29521338 UI	20-03-19-97
			68	2302192 A	08-01-19-97
			WO US	9530194 A1 5740325 A	09-11-19-95
***********		***		0. 10040 X	14-04-19-98
					,

From PST(45045710 traders foundly arrana) (Jacobsky 20034)

## フロントページの続き

(31)優先権主張番号 10/684,053

(32)優先行 平成15年10月9日(2003.10.9)

(33)優先權主張国 米国(US) (31)優先権主張番号 10/684,057

(32) 艇先日 平成15年10月9日(2003, 10.9)

(33)優先権主張国 米国(US) (31)優先権主張番号 10/684, 162

(32)優先日 平成15年10月9日(2003, 10.9)

(33)優先權主張国 米国(IS)

(81) TYZZIN AP (BW, GH, GM, KE, LS, NW, MZ, SD, SL, SZ, TZ, UG, ZM, ZN), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), EP (AT, BE, BG, CR, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OA (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AC, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, UK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, BR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LK, LS, LT, LU, LY, MA, MD, MG, M K, MN, MW, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW

(74)代理人 100135585

**弁理士 西尾 務** 

(72)発明者 マートゥル、チャンダン

アメリカ合衆国 バージニア州 20109 マナサッス、プライベーティス コート 1116

(72)発明者 ヘレンパッハ、スコット

アメリカ合衆国 パージニア州 20106 アメッスビル, クアイル リッジ ドライブ 15 381

(72)発明者 ラーブ、ジョン、ダブリュ。

アメリカ合衆国 バージニア州 20110 マナサッス、リバー クレスト ロード 9350

(72)発明者 ジャクソン、ラリー

アメリカ合衆圏 バージニア州 20112 マナサッス、クレストブロック ドライブ 130 93

(72)発明者 ジョウンズ、マーク

アメリカ合衆圏 バージニア州 20120 セントレビル、オークマー ブレイス 15342

(72)発明者 カーサロ、トロイ

アメリカ合衆国 バージニア州 22701 カルベバー、ケストラル コート 1524